01
模块
信息表示
先理解数、字符、数据为什么最后都要落成比特模式。
专业
计算机系统
从信息表示、逻辑电路到 HDL，把“机器如何工作”这件事串成一条可以反复回看的路径。
02
模块
逻辑电路
从布尔逻辑、组合逻辑到时序逻辑，建立机器的因果关系。
03
模块
Verilog
把已经理解的硬件关系写成可描述、可验证、可扩展的 HDL。
继续读
为什么重要：它不是某一门孤立课程，而是后续组成原理、体系结构、数字逻辑乃至硬件实践的共同起点。
和其他模块的关系：如果你把这条链条看清楚，Verilog 就不再像一门突然冒出来的新语言，而是机器链上的表达工具。
再往前看：会看到：核心讲义、概念梳理、精选资料卡、实验型入口。